PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-235424

(43) Date of publication of application: 29.08.2000

(51)Int.Cl.

G05F 3/28 G05F 1/573

H03K 17/08

(21)Application number: 11-035067

(71)Applicant: YAZAKI CORP

(22)Date of filing:

12.02.1999


(72)Inventor: OSHIMA SHUNZO

(54) CURRENT MIRROR CIRCUIT AND CURRENT SENSOR AND SWITCHING CIRCUIT AND SWITCHING DEVICE EQUIPPED WITH THEM

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a current sensor with high current detecting precision which can be loaded on a switching device capable of a quick response at the time of the generation of incomplete short-circuit.

SOLUTION: This current sensor is provided with a first semiconductor element Q93 having first and second main electrodes and a control electrode, a second semiconductor element Q94 having a first main electrode and a control electrode connected with the first main electrode and control electrode of the first semiconductor element Q93 and a second main electrode, a comparator CMP401 whose first input terminal is connected with the second main electrode of the first semiconductor element Q93, and whose second input terminal is connected with the second main electrode of the second semiconductor element Q94, and a third semiconductor element Q95 whose first main electrode is connected with the second input terminal of



the comparator CMP401, whose control electrode is connected with the output terminal of the comparator CMP401, and whose second main electrode is connected with a reference resistance Rr2. Then, currents flowing through the first semiconductor element Q93 can be detected by detecting currents flowing through the reference resistance Rr2.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-235424 (P2000-235424A)

(43)公開日 平成12年8月29日(2000.8.29)

(51) Int.Cl.7		識別記号	FI		テーマコード(参考)
G05F	3/28		G05F	3/28	5H420
	1/573			1/573	5 J 0 5 5
H03K	17/08		H03K	17/08	C

		審查請求	未請求 請求項の数5 OL (全 16 頁)		
(21)出顯番号	特願平11-35067	(71)出願人	000006895 矢崎総業株式会社		
(22)出顧日	平成11年2月12日(1999.2.12)	東京都港区三田1丁目4番28号			
		(72)発明者	大島 俊藏 静岡県湖西市鷲津2464-48 矢崎部品株式 会社内		
		(74)代理人	100083806		
			弁理士 三好 秀和 (外8名)		


最終頁に続く

(54) 【発明の名称】 カレントミラー回路、電流センサ及びこれを具備したスイッチング回路並びにスイッチングデバ イス

(57) 【要約】

【課題】 不完全短絡発生時の高速応答可能なスイッチ ングデバイスに搭載可能で、電流検出精度の高い電流セ ンサを提供する。

【解決手段】 第1、第2の主電極及び制御電極とを有 する第1の半導体素子Q93と、第1の半導体素子Q9 3の第1の主電極、制御電極にそれぞれ接続された第1 の主電極、制御電極と、第2の主電極とを有する第2の 半導体素子Q94と、第1の半導体素子Q93の第2の 主電極に第1の入力端子を接続し、第2の半導体素子Q 94の第2の主電極に第2の入力端子を接続した比較器 CMP401と、比較器CMP401の第2の入力端子 に第1の主電極、比較器CMP401の出力端子に制御 電極、第2の主電極に基準抵抗Rr2を接続した第3の 半導体素子Q95とからなり、第1の半導体素子Q93 中を流れる電流を、基準抵抗Rr2を流れる電流を検出 することにより検出する電流センサである。



【特許請求の範囲】

【請求項1】 第1、第2の主電極及び制御電極とを有 する第1の半導体素子と、

前記第1の半導体素子の第1の主電極、制御電極にそれ ぞれ接続された第1の主電極、制御電極と、第2の主電 極とを有する第2の半導体素子と、

前記第1の半導体素子の第2の主電極に第1の入力端子 を接続し、前記第2の半導体素子の第2の主電極に第2 の入力端子を接続した比較器と、

前記比較器の第2の入力端子に第1の主電極、前記比較 10 器の出力端子に制御電極、第2の主電極に基準抵抗を接 続した第3の半導体素子とからなるカレントミラー回 路.

【請求項2】 第1、第2の主電極及び制御電極とを有 する第1の半導体素子と、

前記第1の半導体素子の第1の主電極、制御電極にそれ ぞれ接続された第1の主電極、制御電極と、第2の主電 極とを有する第2の半導体素子と、

前記第1及び第2の半導体素子のそれぞれの制御電極に 電圧を供給する駆動回路と、

前記第1の半導体素子の第2の主電極に第1の入力端子 を接続し、前記第2の半導体素子の第2の主電極に第2 の入力端子を接続した比較器と、

前記比較器の第2の入力端子に第1の主電極、前記比較 器の出力端子に制御電極、第2の主電極に基準抵抗を接 続した第3の半導体素子とからなり、

前記第1の半導体素子の第2の主電極に接続される負荷 中を流れる電流を、前記基準抵抗を流れる電流を検出す ることにより検出することを特徴とする電流センサ。

【請求項3】 第1、第2の主電極及び制御電極とを有 30 する第1の半導体素子と、

前記第1の半導体素子の第1の主電極、制御電極にそれ ぞれ接続された第1の主電極、制御電極と、第2の主電 極とを有する第2の半導体素子と、

前記第1の半導体素子の第1の主電極、制御電極にそれ ぞれ接続された第1の主電極、制御電極と、第2の主電.... 極とを有する第3の半導体素子と、

前記第1の半導体素子の第2の主電極に第1の入力端子 を接続し、前記第3の半導体素子の第2の主電極に第2 の入力端子を接続した比較器と、

前記比較器の第2の入力端子に第1の主電極、前記比較 器の出力端子に制御電極、第2の主電極に基準抵抗を接 続した第4の半導体素子と前記第1及び第2の半導体素 子のそれぞれの主電極間電圧を比較する比較手段と、

前記比較手段の出力に応じて、前記第1乃至第3の半導 体素子のそれぞれの制御電極に制御電圧を供給する制御 電圧供給手段とから少なくともなり、前記第1の半導体 素子に流れる異常電流を検知して、異常電流発生時には 前記第1の半導体素子をオン/オフ制御して電流振動を 生成し、この電流振動により、前記第1の半導体素子の 50

動車のヘッドライトやパワーウィンドウの駆動モータ等々該当する。図9に示す電源供給制御装置は、さらに、シャント抵抗RSを流れる電流を検出してハードウェア回路によりサーマルFETQFの駆動を制御するドライバ901と、ドライバ901でモニタした電流値に基づいてサーマルFETQFの駆動信号をオン/オフ制御するA/D変換器902およびマイコン(CPU)903とを備えている。

【0003】半導体スイッチングデバイスの主デバイス として動作するサーマルFETQFは、図10に示すよ うにパワーデバイス (主FET) QM、抵抗RG、温度 センサ121、ラッチ回路122および過熱遮断用FE TQSを内蔵しており、サーマルFETQFの接合温度 が規定以上の温度まで上昇した場合には、内蔵するゲー ト遮断回路によってサーマルFETQFを強制的にオフ 制御する過熱遮断機能を備えている。つまり、パワーデ バイス (主FET) QMが規定以上の温度まで上昇した ことが温度センサ121によって検出された場合には、 その旨の検出情報がラッチ回路122に保持され、ゲー ト遮断回路としての過熱遮断用FETQSがオン動作と 20 なることによって、パワーデバイスQMを強制的にオフ 制御する。ここで、温度センサ121はポリシリコン等 で構成した4個のダイオードが継続接続されてなり、温 度センサ121はパワーデバイスQMの近傍に集積化さ れている。パワーデバイスQMの温度が上昇するにつれ て温度センサ121の逆方向リーク電流が増大し、4個 のダイオードの両端の電圧により、FETQ51のゲー ト電位が"L"レベルとされる電位まで下がると、FE TQ51がオン状態からオフ状態に遷移する。これによ り、FETQ54のゲート電位がサーマルFETQAの 30 ゲート制御端子Gの電位にプルアップされ、FETQ6 5がオフ状態からオン状態に遷移して、ラッチ回路12 2に"1"がラッチされることとなる。このとき、ラッ チ回路122の出力が"H"レベルとなって過熱遮断用 FETQSがオフ状態からオン状態に遷移するので、パ ワーデバイスQMの真のゲートTGの電位レベルが "L"レベルとなって、パワーデバイスQMがオン状態 からオフ状態に遷移して、過熱遮断されることとなる。 【0004】図9において、ZD1はサーマルFETQ Fのゲート端子Gとソース端子S間を12Vに保って、 パワーデバイスQMの真のゲートTGに過電圧が印加さ れようとした場合にこれをバイパスさせるツェナーダイ オードである。ドライバ901は、電流モニタ回路とし ての差動増幅器911,913と、電流制御回路として の差動増幅器912と、チャージポンプ回路915と、 マイコン903からのオン/オフ制御信号および電流制 限回路からの過電流判定結果に基づき、内部抵抗RGを 介してサーマルFETQFの真のゲートGを駆動する駆 動回路914を備えて構成されている。シャント抵抗R

Sの電圧降下に基づき差動増幅器912を介して、電流 50

が判定値(上限)を超えたとして過電流が検出された場合には、駆動回路914によってサーマルFETQFをオフ動作とし、その後電流が低下して判定値(下限)を下回ったらサーマルFETQFをオン動作させる。一方、マイコン903は、電流モニタ回路(差動増幅器911,913)を介して電流を常時モニタしており、正常値を上回る異常電流が流れていれば、サーマルFETQFの駆動信号をオフすることによりサーマルFETQ

Fをオフ動作させる。なお、マイコン903からオフ制 御の駆動信号が出力される前に、サーマルFETQFの 温度が規定値を超えていれば、過熱遮断機能によってサ ーマルFETQFはオフ動作となる。

【0005】一方、図11に示すような電源供給制御装 置用半導体スイッチングデバイスも知られている。図1 1に示す半導体スイッチングデバイスは、出力電圧 V B を供給する電源401にパワーMOSFETのドレイン 電極端子とカレントミラー (Current mirror) 素子のド レイン電極端子とが共に接続されている。パワーMOS FETのソース端子には、負荷401が接続されてい る。図9に示す半導体スイッチングデバイスは、さら に、パワーMOSFETのソース電極端子とカレントミ ラー素子のソース電極端子との間に抵抗 R 4 1 1 を接続 し、この抵抗R411の両端の電位差Eを比較器400 で比較している。この比較器の出力を制御回路403に 入力し、この制御回路403により駆動回路402を制 御している。そして、駆動回路402はパワーMOSF ET及びカレントミラー素子のゲート電極端子にゲート 電圧を供給しパワーMOSFET及びカレントミラー素 子をオン/オフ制御している。

[0006]

【発明が解決しようとする課題】しかしながら、上記従来の電源供給制御装置にあっては、電流検出を行うために電力の供給経路に直列接続されるシャント抵抗RSを必要とした構成であり、近年の負荷の大電流化により、シャント抵抗の熱損失が無視できないという問題点がある。

【0007】また、上述の過熱遮断機能や過電流制御回路は、負荷102や配線にほぼ完全な短絡状態が発生して大電流が流れる場合には機能するが、ある程度の短絡抵抗を持つ不完全短絡などのレアショートを発生して小さい短絡電流が流れた場合には機能せず、電流のモニタ回路を介してマイコン903により異常電流を検出してサーマルFETQFをオフ制御するしかなく、このような異常電流に対するマイコン制御による応答性が悪いという事情もあった。

【0008】また、シャント抵抗RSやA/D変換器902、マイコン903等が必要であるため、大きな実装スペースが必要であり、またこれらの比較的高価な物品により装置コストが高くなってしまうという問題点もある。

【0009】さらに、図11に示すようなカレントミラー回路は、パワーMOSFETのソース電極端子とカレントミラー素子のソース電極端子との間に接続する抵抗R411の値のバラツキ、分流比のバラツキ等の影響を受けやすく信頼性を欠くという問題があった。また、カレントミラー回路は本来、パワーMOSFETのソース電極端子とカレントミラー素子のソース電極端子との間を同一電位にして動作すべきであるが、図11に示すようなカレントミラー回路では原理的に同一電位にするのは困難で正確な測定が不可能であるという問題点を有していた。

【0010】本発明の目的は、上記従来の問題点や事情を解決することにあり、理想的な条件で動作可能なカレントミラー回路を提供することにある。

【0011】本発明の他の目的は、正確な電流検出が可能な電流センサを提供することにある。

【0012】本発明の更に他の目的は、シャント抵抗を不要として、ある程度の短絡抵抗を持つ不完全短絡などのレアショートが発生した場合の異常電流に対しても高速応答を可能とし、集積化が容易な半導体スイッチング 20回路を提供することにある。

【0013】本発明の更に他の目的は、電流検出を行うために電力の供給経路に直接接続されるシャント抵抗を不要として装置の熱損失を抑え、ある程度の短絡抵抗を持つ不完全短絡などのレアショートが発生した場合の異常電流に対しても高速応答を可能とし、集積化が容易で安価な半導体スイッチングデバイスを提供することにある。

[0014]

【課題を解決するための手段】上記問題点を達成するた めに本発明は、第1、第2の主電極及び制御電極とを有 する第1の半導体素子と、第1の半導体素子の第1の主 電極、制御電極にそれぞれ接続された第1の主電極、制 御電極と、第2の主電極とを有する第2の半導体素子 と、第1の半導体素子の第2の主電極に第1の入力端子 を接続し、第2の半導体素子の第2の主電極に第2の入 力端子を接続した比較器と、比較器の第2の入力端子に 第1の主電極、比較器の出力端子に制御電極、第2の主 電極に基準抵抗を接続した第3の半導体素子とからなる カレントミラー回路であることを第1の特徴とする。こ 40 こで、第1乃至第3の半導体素子としては、FETや静 電誘導型トランジスタ(SIT)あるいはバイポーラト ランジスタ (BJT) が使用可能である。また、エミッ タスイッチド・サイリスタ(EST)、MOS制御サイ リスタ (MCT) 等のMOS複合型デバイスやIGBT 等の他の絶縁ゲート型パワーデバイスが使用可能であ る。これらの半導体素子はnチャネル型でもpチャネル 型でもかまわない。また「第1主電極」とは、BJTや IGBTにおいてはエミッタ電極又はコレクタ電極のい ずれか一方、MOSFETやMOSSIT等のIGFE 50 6

Tにおいてはソース電極又はドレイン電極のいずれか一方を意味する。「第2主電極」とは、BJTやIGBTにおいては上記第1主電極とはならないエミッタ電極又はコレクタ電極のいずれか一方、IGFETにおいては上記第1主電極とはならないソース電極又はドレイン電極のいずれか一方を意味する。すなわち、第1主電極が、エミッタ電極であれば、第2主電極はコレクタ電極であり、第1主電極がソース電極であれば、第2主電極はドレイン電極である。また、「制御電極」とはBJT、IGBT及びIGFETのゲート電極を意味することは勿論である。

【0015】本発明の第1の特徴に係るカレントミラー 回路は、第1の半導体素子の第2の主電極の電位と、第2の半導体素子の第2の主電極の電位とを等しくして、この理想的なカレントミラー回路の動作が実現出来るので、極めて正確な電流測定等の応用に好適である。

【0016】本発明の第2の特徴は、第1、第2の主電 極及び制御電極とを有する第1の半導体素子と、第1の 半導体素子の第1の主電極、制御電極にそれぞれ接続さ れた第1の主電極、制御電極と、第2の主電極とを有す る第2の半導体素子と、第1及び第2の半導体素子のそ れぞれの制御電極に電圧を供給する駆動回路と、第1の 半導体素子の第2の主電極に第1の入力端子を接続し、 第2の半導体素子の第2の主電極に第2の入力端子を接 続した比較器と、比較器の第2の入力端子に第1の主電 極、比較器の出力端子に制御電極、第2の主電極に基準 抵抗を接続した第3の半導体素子とからなり、第1の半 導体素子の第2の主電極に接続される負荷中を流れる電 流を基準抵抗を流れる電流を検出することにより検出す る電流センサであることである。ここで、第1乃至第3 の半導体素子としては、FET、SIT、あるいはBJ Tが使用可能である。また、種々のMOS複合型デバイ スやIGBT等の他の絶縁ゲート型パワーデバイスが使 用可能である。これらの半導体素子はnチャネル型でも pチャネル型でもかまわない。また「第1主電極」と は、BITやIGBTにおいてはエミッタ電極又はコレ クタ電極のいずれか一方、MOSFETやMOSSIT 等のIGFETにおいてはソース電極又はドレイン電極 のいずれか一方を意味する。「第2主電極」とは、BJ TやIGBTにおいては上記第1主電極とはならないエ ミッタ電極又はコレクタ電極のいずれか一方、IGFE Tにおいては上記第1主電極とはならないソース電極又 はドレイン電極のいずれか一方を意味する。すなわち、 第1主電極が、エミッタ電極であれば、第2主電極はコ レクタ電極であり、第1主電極がソース電極であれば、 第2主電極はドレイン電極である。また、「制御電極」 とはBJT、IGBT及びIGFETのゲート電極を意 味することは勿論である。

【0017】本発明の第2の特徴に係る電流センサは、いわゆる「カレントミラー回路」を構成しており、第1

の半導体素子の第2の主電極の電位と、第2の半導体素子の第2の主電極の電位とを等しくして、このカレントミラー回路を動作出来るので極めて正確な電流測定が可能となる。

【0018】本発明の第2の特徴において、第1の半導体素子は、例えば、複数個のユニットセル(単位セル)が並列接続されたマルチ・チャネル構造のパワーデバイスを採用することが可能である。そして、第2の半導体素子の電流容量が第1の半導体素子の電流容量よりも小さくなるように、それぞれの半導体素子を構成する並列接続のユニットセル数を調整して、分流比を決めればよい。例えば、第2の半導体素子のユニットセル数1に対して、第1の半導体素子のユニットセル数を1000となるように構成することにより、第2の半導体素子と第1の半導体素子のチャネル幅Wの比を1:1000として分流比を決めることが出来る。

【0019】本発明の第3の特徴は、第1、第2の主電 極及び制御電極とを有する第1の半導体素子と、第1の 半導体素子の第1の主電極、制御電極にそれぞれ接続さ れた第1の主電極、制御電極と、第2の主電極とを有す 20 る第2の半導体素子と、第1の半導体素子の第1の主電 極、制御電極にそれぞれ接続された第1の主電極、制御 電極と、第2の主電極とを有する第3の半導体素子と、 第1の半導体素子の第2の主電極に第1の入力端子を接 続し、第3の半導体素子の第2の主電極に第2の入力端 子を接続した比較器と、比較器の第2の入力端子に第1 の主電極、比較器の出力端子に制御電極、第2の主電極 に基準抵抗を接続した第4の半導体素子と第1及び第2 の半導体素子のそれぞれの主電極間電圧を比較する比較 手段と、比較手段の出力に応じて、第1乃至第3の半導 体素子のそれぞれの制御電極に制御電圧を供給する制御 電圧供給手段とから少なくともなり、第1の半導体素子 に流れる異常電流を検知して、異常電流発生時には第1 の半導体素子をオン/オフ制御して電流振動を生成し、 この電流振動により、第1の半導体素子の導通状態を遮 断し、且つ第1の半導体素子中を流れる電流値を基準抵 抗中の電流を検出することにより検出するスイッチング 回路であることである。

【0020】上記の第1の半導体素子として例えばパワーMOSFETを使用した場合、電力供給経路の一部を 40成すパワーMOSFETの端子間電圧(ドレインーソース間電圧)は、オフ状態からオン状態へ遷移する際の (例えば、nチャネル型FETの場合の立ち下がり) 電圧特性において、電力供給経路および負荷の状態、即ち、経路が持つ配線インダクタンス並びに配線抵抗および短絡抵抗に基づく時定数に応じて変化する。例えば、短絡が発生していない通常動作では所定電圧以下に速やかに収れんするが、完全短絡が発生している場合には所定電圧以下にならない。また、ある程度の短絡抵抗を持つ不完全短絡が発生している場合には、所定電圧に収れ 50

8

んするものの収れんするまでに長い時間を要する。

【0021】本発明の第3の特徴は、このような半導体素子におけるオフ状態からオン状態に遷移する際の過渡的な半導体素子の電圧特性を利用している。つまり、第1の半導体素子の端子間電圧と第1の半導体素子の端子間電圧(基準電圧)との差を検出することによって、電力供給経路の一部を成す第1の半導体素子の端子間電圧(即ち、電力供給経路の電流)が正常状態から逸脱している程度を判定すると同時に、いわゆるカレントミラー回路を構成する、第1の半導体素子の第2の主電極の電位と、第3の半導体素子の第2の主電極の電位とを等しくし、このカレントミラー回路を動作することにより、極めて正確な電流測定を可能とするものである。

【0022】したがって、電流検出を行うために電力の 供給経路に直列接続される従来のようなシャント抵抗を 不要とすることができ、また、完全短絡による過電流の みならず、ある程度の短絡抵抗を持つ不完全短絡などの レアショートが発生した場合の異常電流をも簡単に検出 することが可能である。

【0023】本発明の第4の特徴は、入力端子に接続さ れた第1の主電極、出力端子に接続された第2の主電極 及び制御電極とを有する第1の半導体素子と、第1の半 導体素子の第1の主電極、制御電極にそれぞれ接続され た第1の主電極、制御電極と、第2の主電極とを有する 第2の半導体素子と、第1の半導体素子の第1の主電 極、制御電極にそれぞれ接続された第1の主電極、制御 電極と、第2の主電極とを有する第3の半導体素子と、 第1の半導体素子の第2の主電極に第1の入力端子を接 続し、第3の半導体素子の第2の主電極に第2の入力端 子を接続した比較器と、比較器の第2の入力端子に第1 の主電極、比較器の出力端子に制御電極、第2の主電極 に基準抵抗を接続した第4の半導体素子と第1及び第2 の半導体素子のそれぞれの主電極間電圧を比較する比較 手段と、比較手段の出力に応じて、第1乃至第3の半導 体素子のそれぞれの制御電極に制御電圧を供給する制御 電圧供給手段とから少なくともなり、出力端子に接続さ れる負荷に流れる異常電流を検知して、異常電流発生時 には第1の半導体素子をオン/オフ制御して電流振動を 生成し、この電流振動により、入力端子・出力端子間の 導通状態を遮断し、且つ負荷中を流れる電流値を基準抵 抗中の電流を検出することにより検出するスイッチング デバイスであることである。

【0024】本発明の第4の特徴において、第1乃至第 3の半導体素子、比較手段及び制御電圧供給手段を同一 半導体基板上に集積化することが好ましい。

【0025】半導体スイッチングデバイスを構成する第 1の半導体素子として例えばパワーMOSFETを使用 した場合、電力供給経路の一部を成すパワーMOSFE Tの端子間電圧(ドレインーソース間電圧)は、オフ状 態からオン状態へ遷移する際の(例えば、nチャネル型

FETの場合の立ち下がり) 電圧特性において、電力供 給経路および負荷の状態、即ち、経路が持つ配線インダ クタンス並びに配線抵抗および短絡抵抗に基づく時定数 に応じて変化する。例えば、短絡が発生していない通常 動作では所定電圧以下に速やかに収れんするが、完全短 絡が発生している場合には所定電圧以下にならない。ま た、ある程度の短絡抵抗を持つ不完全短絡が発生してい る場合には、所定電圧に収れんするものの収れんするま でに長い時間を要する。

【0026】本発明の第4の特徴は、このような半導体 10 素子におけるオフ状態からオン状態に遷移する際の過渡 的な半導体素子の電圧特性を利用している。つまり、第 1の半導体素子の端子間電圧と第1の半導体素子の端子 間電圧(基準電圧)との差を検出することによって、電 力供給経路の一部を成す第1の半導体素子の端子間電圧 (即ち、電力供給経路の電流) が正常状態から逸脱して いる程度を判定すると同時に、いわゆるカレントミラー 回路を構成する、第1の半導体素子の第2の主電極の電 位と、第3の半導体素子の第2の主電極の電位とを等し くし、このカレントミラー回路を動作することにより、 極めて正確な電流測定を可能とするものである。

【0027】したがって、電流検出を行うために電力の 供給経路に直列接続される従来のようなシャント抵抗を 不要として装置の熱損失を抑えることができ、また、完 全短絡による過電流のみならず、ある程度の短絡抵抗を 持つ不完全短絡などのレアショートが発生した場合の異 常電流をも簡単に検出可能である。さらに、シャント抵 抗を用いずに過電流の検出が可能であり、特に半導体ス イッチングデバイスのオン/オフ制御をハードウェア回 路で構成した場合はマイコンも不要であるため、専有面 積を縮小できるとともに、製造単価を削減可能である。

【0028】また特に、第2及び第3の半導体素子の電 流容量が第1の半導体素子の電流容量よりも小さくなる ように、それぞれの半導体素子を構成するユニットセル 数の比を決定すればよい。このようなユニットセル数の 選択を行って、パワーICの平面パターンのレイアウト を設定することにより、第2及び第3の半導体素子の回 路構成を小型化でき、さらに半導体チップの面積を縮小 できるとともに、装置コストを大幅に削減できる。

[0029]

【発明の実施の形態】次に、図面を参照して、本発明の 第1の実施の形態として電流センサを、第2の実施の形 態としてスイッチングデバイスを説明する。以下の図面 の記載において、同一又は類似の部分には同一又は類似 の符号を付している。

【0030】 (第1の実施の形態:電流センサ) 本発明 の第1の実施の形態に係る電流センサは図1に示すよう に、第1、第2の主電極及び制御電極とを有する第1の 半導体素子Q93と、第1の半導体素子Q93の第1の 主電極、制御電極にそれぞれ接続された第1の主電極、

Q93の第2の主電極のノードN1における電位と、第 2の半導体素子Q94の第2の主電極のノードN2にお ける電位とを等しくして、このカレントミラー回路を理 想的なカレントミラー回路として動作させることが可能 となる。従って、極めて正確な電流測定が可能となる。 【0034】なお、図1においては、第1及び第2の半 導体素子としてMOSFETを例示したが、この他に、 MOSSITや種々のMOS複合型デバイス、さらには IGBT等が使用可能である。図1においては、nチャ ネル型を示したが、pチャネル型でもかまわない。同様 に、第3の半導体素子として不飽和領域で動作するよう にバイアスされたpnp型BJTを例示したが、バイア ス関係を逆にすれば、npn型BJTでも良い。また、 この他に、FET、SITや種々のMOS複合型デバイ ス、さらにはIGBT等が第3の半導体素子として使用 可能である。

【0035】(第2の実施の形態:スイッチングデバイス) 本発明の第2の実施の形態に係る電流振動型遮断機能付きスイッチング・デバイスは、図2に示すように、主デバイス(パワーデバイス)となる第1の半導体素子QAとこの主デバイス(第1の半導体素子)QAの異常電流を検知して、異常電流発生時には主デバイスQAをオン/オフ制御して電流振動を生成し、この電流振動により、主デバイスQAを遮断する制御回路とを同一基切上に集積化した半導体集積回路である。基板としてセラミック、ガラスエボキシ等の絶縁性基板や絶縁金属基板等を用いたハイブリッドICの形態でも良いが、より好ましくは、同一半導体基板(同一チップ)上にモノリシックに集積化したパワーICとすればよい。

【0036】通常、このパワーICは、出力電圧VBを 供給する電源101と負荷102との間に接続されて動 作する。図2においては、パワーICの主デバイス(パ ワーデバイス) として、感熱遮断機能を有した半導体ス イッチング素子QAを用いている。感熱遮断機能を有し た半導体スイッチング素子QAとしては、例えば、図1 0に示したサーマルFETQFを用いればよい(以下の 本発明の第2の実施の形態においては、サーマルFET を用いる場合で説明する)。なお、後述の説明から理解 できるように、オン/オフ回数積算回路(回数制御手 段) を具備した場合は、感熱遮断機能は必須ではない。 半導体スイッチング素子 (第1の半導体素子) QAは、 第1、第2の主電極及び制御電極とを有する。この第1 の半導体素子としては、例えば、DMOS構造、VMO S構造、或いはUMOS構造のパワーMOSFETやこ れらと類似な構造のMOSSITが使用可能である。ま た、ESTやMCT等のMOS複合型デバイスやIGB T等の他の絶縁ゲート型パワーデバイスが使用可能であ る。更に、常にゲートを逆バイアスで使うのであれば、 接合型FET、接合型SITやSIサイリスタ等も使用 可能である。このパワーICの主デバイス(パワーデバ 50 12

イス)としての半導体スイッチング素子QAはnチャネル型でもpチャネル型でもかまわない。即ち、本発明の第2の実施の形態に係る電流振動型遮断機能付きスイッチング・デバイスは、nチャネル型及びpチャネル型の両方が存在する。

【0037】図2においては、同一半導体基板上にモノ リシックに集積化されたnチャネル型電流振動型遮断機 能付きスイッチング・デバイスについて説明する。図2 に示すように、本発明の第2の実施の形態に係る電流振 動型遮断機能付きスイッチング・デバイスの制御回路は 主デバイス (第1の半導体素子) QAと並列接続された 第1の基準デバイス (第2の半導体素子) としてのFE TQBと、第2の基準デバイス(第3の半導体素子)と してのFETQCと、主デバイスQAの主電極間電圧と 基準デバイスQBの主電極間電圧とを比較する比較手段 (CMP1) と、この比較手段(CMP1)の出力に応 じて、主デバイスQA及び基準デバイスQBの制御電極 に制御電圧を供給する制御電圧供給手段111とを少な くとも具備している。ここで、第1乃至第3の半導体素 子QA, QB, QCは、それぞれ第1及び第2主電極か らなる主電極対をそれぞれ一組ずつ有する。例えば、主 デバイス (第1の半導体素子) QAの第1及び第2主電 極は、それぞれ主デバイスを構成するパワーデバイスの 第1及び第2主電極領域に接続されている。「第1主電 極領域」とは、IGBTにおいてエミッタ領域又はコレ クタ領域のいずれか一方、パワーMOSFETやパワー MOSSIT等のIGFET (パワーIGFET) にお いてはソース領域又はドレイン領域のいずれか一方を意 味する。「第2主電極領域」とは、IGBTにおいては 上記第1主電極領域とはならないエミッタ領域又はコレ クタ領域のいずれか一方、パワー1GFETにおいては 上記第1主電極領域とはならないソース領域又はドレイ ン領域のいずれか一方を意味する。すなわち、第1主電 極領域が、エミッタ領域であれば、第2主電極領域はコ レクタ領域であり、第1主電極領域がソース領域であれ ば、第2主電極領域はドレイン領域である。また、「制 御電極」とはIGBT及びパワーIGFETのゲート電 極を意味することは勿論である。主デバイスQAと同様 な電流電圧特性を有する第2及び第3の半導体素子Q 40 B, QCについても、同様に「主電極」及び「制御電

【0038】主デバイス(第1の半導体素子)としてのサーマルFETQAは、たとえば、図10に示すようなパワーデバイス(主FET)QM、このパワーデバイスQMの真のゲートに接続した抵抗RG、温度センサ121にゲートを接続したFETQ51、このFETQ51の出力側に接続されたラッチ回路122およびラッチ回路122の出力側にゲートを接続した過熱遮断用FETQSを具備した回路から構成されている。過熱遮断用FETQSの出力側にパワーデバイ

極」が定義される。

スQMの真のゲートが接続されている。このサーマルF ETQAの主FETQMは、例えば、複数個のユニット セル (単位セル) が並列接続されたマルチ・チャネル構 造のパワーデバイスを採用すればよい。そして、このサ ーマルFETQAの主FET (パワーデバイス) QMに 並列接続されるように、第2及び第3の半導体素子Q B, QCが、サーマルFETQAに隣接する位置に配置 されている。この第2及び第3の半導体素子QB, QC には、温度センサ、ラッチ回路あるいは過熱遮断用FE TQS等の基準デバイスを過熱遮断するための回路は必 須ではない。第2及び第3の半導体素子QB, QCが、 主デバイス(主FET)QMと同一プロセスで、隣接位 置に配置されているので、温度ドリフトやロット間の不 均一性の影響による互いの電気的特性のバラツキを除去 (削減) できる。第2及び第3の半導体素子QB, QC の電流容量が主FETの電流容量よりも小さくなるよう に、第2及び第3の半導体素子QB, QCを構成する並 列接続のユニットセル数を調整している。例えば、第2 及び第3の半導体素子QB、QCのユニットセル数1に 対して、主デバイス(主FET)QMのユニットセル数 20 を1000となるように構成することにより、第2及び 第3の半導体素子QB, QCと第1の半導体素子QMの チャネル幅Wの比を1:1000としている。また、温 度センサ121は、第2及び第3の半導体素子QB、Q C及び第1の半導体素子QMの上部に形成された層間絶 縁膜の上部に堆積されたポリシリコン薄膜等で構成した 複数個のダイオードが直列接続により構成され、温度セ ンサ121をパワーデバイスQMのチャネル領域の近傍 の位置に集積化している。パワーデバイスQMの温度が 上昇するにつれて温度センサ121の逆方向リーク電流 30 が増大し、複数個直列接続されたダイオードの両端の電 圧降下により、FETQ51のゲート電位が"L"レベ ルとされる電位まで下がると、FETQ51がオン状態 からオフ状態に遷移する。これにより、FETQ54の ゲート電位がサーマルFETQAのゲート制御端子Gの 電位にプルアップされ、FETQ65がオフ状態からオ ン状態に遷移して、ラッチ回路122に"1"がラッチ されることとなる。このとき、ラッチ回路122の出力 が "H"レベルとなって過熱遮断用FETQSがオフ状 態からオン状態に遷移するので、パワーデバイスQMの 40 真のゲートTGの電位レベルが "L" レベルとなって、 パワーデバイスQMがオン状態からオフ状態に遷移し て、過熱遮断されることとなる。

【0039】本発明の第2の実施の形態に係る電流振動型遮断機能付きスイッチング・デバイスは、より具体的には、図2に示すように、第2及び第3の半導体素子QB,QC、抵抗R1,R2,R5,R331、ツェナーダイオードZD1、ダイオードD1、比較手段としての比較器CMP1、制御電圧供給手段としての駆動回路11、第1の半導体素子QAの第2の主電極(ソース電50

14

極) に第1の入力端子を接続し、第3の半導体素子QC の第2の主電極 (ソース電極) に第2の入力端子を接続 した比較器 СМР 401とを、主デバイス(第1の半導 体素子) QAと共に同一半導体基板(半導体チップ) 1 10上にモノリシックに搭載している。図2において、 ツェナーダイオードZD1はサーマルFETQAのゲー ト端子Gとソース端子S間を12Vに保って、パワーデ バイスQMの真のゲートTGに過電圧が印加されようと した場合にこれをバイパスさせる機能を有する。更に半 導体チップ110の外部には、比較器CMP401の第 2の入力端子に第1の主電極、比較器の出力端子に制御 電極、第2の主電極に基準抵抗Rr2を接続した第4の 半導体素子Q95及び抵抗R10及びスイッチSW1を 備えている。この第4の半導体素子Q95のベース・エ ミッタ間には抵抗R412が接続され、第4の半導体素 子Q95のベースと比較器СMP401の出力端子との 間に抵抗R412が接続されている。このようにして、 第4の半導体素子(pnp型BJT)Q95は、不飽和 領域で動作するようにバイアスされている。

【0040】そして、この本発明の第2の実施の形態に 係る電流振動型遮断機能付きスイッチング・デバイス は、ユーザ等がスイッチSW1をオンさせることにより 機能する。

【0041】制御電圧供給手段としての駆動回路111 には、コレクタ側が電位VPに接続されたソーストラン ジスタQ5と、エミッタ側が接地電位(GND)に接続 されたシンクトランジスタQ6とを直列接続して備え、 スイッチSW1のオン/オフ切換えによる切換え信号に 基づき、ソーストランジスタQ5およびシンクトランジ スタQ6をオン・オフ制御して、主デバイス(サーマル FET) QA及び基準デバイスQBの制御電極にこれら を駆動制御する信号を出力する。図2に示すBJTの代 わりにMOSFETで駆動回路111を構成しても良 い。例えば、CMOSで、駆動回路111を構成するこ とも可能である。MOSFETで駆動回路111を構成 すれば、簡単なMOSFETの製造プロセスで本発明の 第2の実施の形態に係るパワーIC(電流振動型遮断機 能付きスイッチング・デバイス)を製造することが可能 となる。また、BJTで駆動回路111を構成すれば、 BIMOS製造プロセスで本発明の第2の実施の形態に 係るパワーICを製造することができる。電源101の 出力電圧VBは、例えば12Vで、チャージポンプの出 力電圧VPは、例えばVB+10Vである。

【0042】主デバイス(第1の半導体素子)QAの第1主電極(ドレイン電極)と第2及び第3の半導体素子QB,QCの第1主電極(ドレイン電極)とは互いに接続され共通電位に維持されている。さらに、第2の半導体素子QBの第2主電極(ソース電極)には外部抵抗として第1の基準抵抗Rr1が接続され、第3の半導体素子QCの第2主電極(ソース電極)には外部抵抗として

第2の基準抵抗Rr2が接続されている。第1の基準抵 抗Rr1及び第2の基準抵抗Rr2のそれぞれの抵抗値 は、第2及び第3の半導体素子QB, QCと主デバイス (第1の半導体素子) QMのチャネル幅Wの比に応じて 選定すればよい。例えば、上述したように、第2及び第 3の半導体素子QB, QCと主デバイス(主FET)Q Mのチャネル幅Wの比を1:1000とした場合は、負 荷102の抵抗値の1/1000の値となるように設定 しておけばよい。この第1の基準抵抗Rr1及び第2の 基準抵抗Rr2の設定により、サーマルFETQAに正 10 常動作の負荷電流が流れたときと同じドレインーソース 間電圧VDSを第2及び第3の半導体素子QB, QCに発 牛させることができる。

【0043】主デバイス (第1の半導体素子) QAの第 1主電極 (ドレイン電極) と第2主電極 (ソース電極) 間には抵抗R1と抵抗R2との直列回路が接続されてい る。図2に示す比較器СМР1の"+"入力端子には、 サーマルFETQAの主電極間電圧(ドレインD-ソー スS間電圧) VDSを抵抗R1と抵抗R2とで分圧した電 圧が抵抗R5を介して供給されている。また、比較器C MP1の"一"入力端子には、FET(第2の半導体素 子) QBのソース電圧VSが供給されている。つまり、 これら"+"および"-"の両入力端子に供給される電 位がほぼ一致したときに出力は有効 ("H"レベル)と なり、一致しないときに無効 ("L"レベル)となる。 なお、後述のように、比較器 CMP 1 は一定のヒステリ シスを持っている。

【0044】図7は、本発明の第2の実施の形態に係る 電流振動型遮断機能付きスイッチング・デバイスの主デ バイス (第1の半導体素子) QAに着目した、概念的な 30 等価回路図である。主デバイス (第1の半導体素子) と してのサーマルFETQAの等価回路を、等価電流源g m・vi、ドレイン抵抗rd、ゲート・ソース間容量 Ccs、ゲート・ドレイン間容量Ccn及びドレイン・ソー ス間容量CDSを用いて簡略化して示している。このサー マルFETQAの等価回路を使用した場合、電源101 から負荷102への電力供給経路は、図7に示すような 回路として表される。負荷102には電力供給経路の配 線インダクタンスLOと配線抵抗ROとを含む。

【0045】図6には、このような電力供給経路の一部*40

 $VT_{GS}-1$. $6 = \Delta V_{DS}GAP \times C_{GD} / (C_{GS}+C_{GD}) \cdot \cdots (1)$

即ち、 Δ V DSGAPは(V TGS-1. 6 V)に比例する。な お、ドレイン電流Inがゼロの時は真のゲートを充電す る回路およびミラー容量だけでドレインーソース間電圧 VDSの曲線は決まるが、ドレイン電流IDが流れると、 回路全体のインダクタンスLCおよび回路全体の抵抗RC の影響を受けることになる。完全短絡(デッドショー ト) のようにドレイン電流 I pが大きくなると、ドレイ ン電流Inの立ち上り勾配は回路全体のインダクタンス LCおよび回路全体の抵抗RCでほぼ決まるので、ドレイ 50 16

*を成すサーマルFETQAのドレイン-ソース間電圧V DSのオフ状態からオン状態へ遷移する際の立ち下がり電 圧特性を、負荷102が短絡の場合、基準負荷(通常動 作) の場合、負荷102が抵抗1ΚΩの場合について示 す過渡応答カーブである。立ち下がり特性は、本発明の 第2の実施の形態に係る電流振動型遮断機能付きスイッ チング・デバイスを含めた電力供給経路全体のインピー ダンス、例えば、経路が持つ配線インダクタンス、配線 抵抗に応じた過渡応答をする。

【0046】先ず、図6の負荷102の抵抗が1KΩの ときのドレインーソース間電圧VDSの変化について、次 のように考察できる。つまり、この測定で用いたサーマ ルFETQA (日立製の「HAF2001」) の特性に より、ドレイン電流 I p=12mAにおいて、真のゲー トーソース間電圧VTGSは、ほぼしきい値電圧1.6V に維持される。そして、駆動回路111によるサーマル FETOAの真のゲートGへの充電は継続されるから、 このまま行くと真のゲートーソース間電圧VTGSは上昇 して行ってしまうが、ドレイン-ソース間電圧VDSが低 下して、真のゲートードレイン間の容量値CGDを増大さ せるので、真のゲートーソース間電圧VTGSに達する電 荷を吸収してしまうことになる。即ち、ドレインーソー ス間電圧VDSは真のゲートーソース間電圧VTGSに達し た電荷が電位上昇を生じさせないだけの容量を発生さ せ、真のゲートーソース間電圧VTGSは約1.6Vに維 持される。つまり、サーマルFETQAがオン状態に遷 移した後の各経過時点で、駆動回路111によってゲー トGに送られる充電電荷を吸収し、真のゲートTGの電 圧VTcsを一定に保つようなドレインーソース間電圧V DSとなる。

【0047】即ち、ドレインーソース間電圧VDSの図3 の負荷抵抗=1 K Ω の時の曲線からの差を Δ V $_{
m DS}$ GAPと して、QGD=ΔVDSGAP×CGD分の電荷を真のゲートー ソース間電圧VTGSから引き去れば、真のゲートーソー ス間電圧VTGSは1. 6 Vになることを意味する。換言 すれば、真のゲートーソース間電圧VTGSは1.6Vか らこの電荷QGD分だけ電位が上昇していることを意味す る。このことを式で示せば次式となる。

[0048]

【数1】

ン電流Ipの立ち上り勾配は一定値に収れんし、したが って真のゲートーソース間電圧VTGSの曲線も収れんす ることとなる。

【0049】本発明の第2の実施の形態に係る電流振動 型遮断機能付きスイッチング・デバイスの第2の半導体 素子 (FET) QBと主デバイス (主FET) QMのチ ャネル幅Wの比を1:1000としてカレントミラー回 路を構成した場合は、(主デバイスのドレイン電流 I DA) = 1000× (第2の半導体素子のドレイン電流 I_DB) となる。したがって、サーマルFETQAのドレイン電流として I_{DA} =5 A、FETQBのドレイン電流として I_{DQB} =5 m Aがそれぞれ流れているときは、サーマルFETQAおよびFETQBのそれぞれのドレインーソース間電圧 V_{DS} と真のゲートーソース間電圧 V_{CSA} となる。ここで、 V_{DSA} 、 V_{DSB} はそれぞれサーマルFE V_{CSA} 、 V_{CSB} はそれぞれサーマルFET V_{CSA} 、 V_{CSA} 、 V_{CSB} はそれぞれサーマルFET V_{CSB} は

【0051】次に、3極間特性領域における本発明の第 2の実施の形態に係る電流振動型遮断機能付きスイッチ ング・デバイスの動作について説明する。サーマルFE T (第1の半導体素子) QAがオン状態に遷移すると、 ドレイン電流 I DOAは回路抵抗で決まる最終負荷電流値 を目指して立ち上がって行く。また、サーマルFETQ Aの真のゲートーソース間電圧VTGSAは、ドレイン電流 I DOAで決まる値を取り、ドレイン-ソース間電圧 V DSA の低下によるコンデンサ容量CCDのミラー効果でブレー キをかけられながら、これも立ち上がっていく。さら に、FET (第2の半導体素子) QBの真のゲートーソ ース間電圧VTGSBは、ドレイン電流IDQB=5mA(ド レイン電流 I DOA=5 Aに相当) までは、真のゲートー ソース間電圧VTGSB=VTGSAで増加して行くが、ピンチ オフ点に達した以降はドレイン電流 I DOB = 5 mA 一定 になるため(5極間特性領域内で一定になる)、真のゲ ートーソース間電圧VTGSBも一定になり、日立製の「H AF2001」の場合は、約2.7V一定になる。

【0052】また、サーマルFET(第1の半導体素子)QAの真のゲートーソース間電圧 VT_{GSA} は、ドレイン電流 I_{DQA} の増加に応じて大きくなって行くので、真のゲートーソース間電圧は VT_{GSB} < VT_{GSA} となる。また、 V_{DSA} = VT_{GSB} + VT_{GD} 、 V_{DSB} = VT_{GSB} + VT_{GD} の関係があるから、 V_{DSA} - V_{DSB} = VT_{GSA} - VT_{GSB} となる。 40 ここで、真のゲートーソース間電圧の差 VT_{GSA} - VT_{GSB} は、ドレイン電流 I_{DQA} - I_{DSA} - I_{DSB} - I_{DSB} - I_{DSA} - I_{DSB} - I_{DSB} - I_{DSA} - I_{DSB} - I_{DSB} - I_{DSA} - I_{DSB} - I_{DSB} - I_{DSA} - I_{DSB} -I

【0053】 FET (第2の半導体素子) QBのドレインーソース間電圧 V_{DSB} は比較器 CMP 1 に直接入力され、サーマルFET QAのドレインーソース間電圧 V_{DSA} はR 1 と抵抗R 2 で分圧した値が比較器 CMP 1 に入力される。即ち、可変抵抗R V_{CO} について考慮に入れないものとすれば、

18

 $V_{+}=V_{DSA}\times R$ 1 / (R 1 + R 2) (2) が比較器 CMP 1 の "+" 入力端子に入力されることになる。サーマルFETQAがオン状態に遷移した直後は、(2) 式により比較器 CMP 1 の "+" 入力端子の電位 V_{+} が決定されるので、FETQBのドレインーソース間電圧 $V_{DSB}>V_{+}$ である。しかし、サーマルFETQAのドレイン電流 I_{DQA} が増加するに連れて (2) 式により与えられる V_{+} は増加し、ついにはFETQBのドレインーソース間電圧 V_{DSB} より大きくなり、この時、比較器 CMP 1 の出力は "H" レベルから "L" レベルに変化して、サーマルFETQAをオフ状態に遷移させる。

【0054】なお、比較器CMP1では、ダイオードD 1と抵抗R5でヒステリシスが形成されている。サーマ ルFETQAがオフ状態に遷移したとき、駆動回路11 1のシンクトランジスタQ6によりゲート電位は接地さ れ、ダイオードD1のカソード側電位は、VDSA-0. 7V (ツェナーダイオード ZD1の順方向電圧) になる ので、ダイオードD1が導通する。この結果、抵抗R1 20 →抵抗R5→ダイオードD1の経路で電流が流れ、比較 器CMP1の"+"入力端子の電位V+は、駆動回路1 11がオン制御しているときより低下する。したがっ て、オフ状態に遷移した直後より小さい、特定のドレイ ンーソース間電圧の差VDSA-VDSBまでサーマルFET QAはオフ状態を維持するが、その後、更に入力端子の 電位V+が低下することにより、比較器CMP1の出力 は "L"レベルから "H"レベルに変化する。従って、 一定の時間経過後、サーマルFETQAは再びオン状態 に遷移させられることとなる。なお、ヒステリシス特性 の付け方にはいろいろな方法があるが、これはその一例

【0055】サーマルFETQAがオフ状態に遷移するときのドレインーソース間電圧 V_{DSA} をしきい値 V_{DSA} thとすると、次式が成立する。

[0056]

VpSAth-VpSA=R2/R1×VpSB ·····(3) 3極管特性領域における過電流判定値は(3)式で決ま ることになる。

【0057】次に、5極間特性領域における動作について説明する。配線が正常な状態で、サーマルFETQAがオン状態に遷移すると、サーマルFETQAは連続的にオン状態を維持することとなる。このため、真のゲートーソース間電圧V T_{GSA} 、 V_{TGSB} がピンチオフ電圧に達した後は、サーマルFETQA,FETQB,FETQCとも5極間特性領域で動作する。日立製の「HAF2001」の場合、オン抵抗はドレインーソース間電圧VDS=10 Vのとき、RDS(0N)=30 m Ω であるので、次式となる。

[0058]

0 【数2】

また、配線の短絡等でドレイン電流 I DQAが増加すると式(6)の値が大きくなり、過電流判定値を超えるとサーマルFET(第1の半導体素子)QAをオフ状態に遷移させる。この場合、ピンチオフ点を経由して、上記の3極間特性領域での動作状態を経て、オフ状態へ遷移する。そして、図2に示したダイオードD1と抵抗R5とによるヒステリシスにより、一定時間経過後に、比較器CMP1の"+"入力端子の電位V+が低下するので、比較器CMP1の出力は"L"レベルから"H"レベルに変化して、サーマルFETQAを再びオン状態に遷移させることとなる。こうして、サーマルFETQAはオン状態およびオフ状態への遷移を繰り返して、最終的に過熱遮断に至る。なお、過熱遮断に至る前に、配線が正常に復帰すれば(間欠的短絡故障の例)、サーマルFETQAは連続的にオン状態を維持するようになる。

【0059】図8 (a) は本発明の第2の実施の形態に 係る基礎となる電流振動型遮断機能付きスイッチング・ デバイスドレイン電流 Ipを、図8(b)は、対応する ドレイン-ソース間電圧VDSをそれぞれ示す。図中、 は完全短絡(デッドショート)の場合、一は通常動作の 場合、翼は不完全短絡の場合である。完全短絡(デッド ショート)が発生している場合(図中一)には、サーマ ルFET (第1の半導体素子) QAがオフ状態からオン 状態に遷移したときに、ドレイン電流Ipが急激に流れ るが、サーマルFETQAのオン状態を継続して、サー マルFETQAを過熱させ、内蔵した加熱遮断用FET QSのオン状態への遷移によってサーマルFETQAを 過熱遮断させる。また、ある程度の短絡抵抗を持つ不完 全短絡が発生している場合(図中圏)には、上述のよう にサーマルFETQAのオン/オフ制御を繰り返しを行 って、ドレイン電流IDを大きく変動させ、サーマルF ETQAの周期的な発熱作用によって、サーマルFET QAの過熱遮断を速めている。

【0060】本発明の第2の実施の形態に係る電流振動型遮断機能付きスイッチング・デバイスは、図2に示すように、第1の半導体素子QA中を流れる電流を、第2の基準抵抗Rr2を流れる電流を検出することにより検出する電流センサ部を具備している。図2においては、第4の半導体素子Q95として不飽和領域で動作するようにバイアスされたpnp型BJTである。この電流センサ部は、いわゆる「カレントミラー回路」を構成している。そして、比較器CMP401は、その"+"および"-"の両入力端子に供給される電位がほぼ一致したときに出力は有効("H"レベル)となり、一致しないときに無効("L"レベル)となるような動作をする。例えば、ノードN1の電位がノードN2の電位より高くなれば、比較器CMP401は"L"レベルを出力す50

る。比較器CMP401の出力が"L"レベルとなると、pnp型BJT(第4の半導体素子)Q95のベース電位が下がるので、pnp型BJT(第4の半導体素子)Q95のベース電位が下がるので、pnp型BJT(第4の半導体素子)Q95はより電流値を大きくする傾向になる。すると第2の基準抵抗Rr2の両端の電位降下が増大するので、ノードN2の電位とが等しくなるまで、比較器CMP401は"L"レベルを出力する。このようにして、第1の半導体素子QAの第2の主電極のノードN1における電位と、第3の半導体素子QCの第2の主電極のノードN2における電位とを等しくして、理想的なカレントミラー回路として動作させることが可能となる。従って、極めて正確な電流測定が可能となる。

【0061】(その他の実施の形態)上記のように、本発明は第1及び第2の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。

【0062】例えば第2の実施の形態において、図3に示すようなオン/オフ回数積算回路304を図2及び図10のノードN51、N52、N53に接続して、不完全短絡の場合の第1の半導体素子としてのサーマルFETQAの遮断を速めることが出来る。即ち、サーマルFET(第1の半導体素子)QAのオン/オフ制御回数が所定回数に達したときに、オン/オフ回数積算回路(回数制御手段)304によりサーマルFETQAをオフ制御させる動作が可能となる。

【0063】図3に示すように、このオン/オフ回数積算回路304は、図10に示す図2のノードN51に接続された抵抗R131、R132、図2のノードN52に接続されたコンデンサC131、図10のノードN51に接続されたダイオードD132、FETQ131、逆流阻止用ダイオードD131および抵抗R133を備えている。

【0064】過電流制御に入り、サーマルFET(第1、の半導体素子)QAのゲート電位が周期的に"H"レベルになる度にコンデンサC131は抵抗R131および逆流阻止用ダイオードD131を介して充電される。FETQ131のゲート電位は最初はしきい値以下なのでオフ状態にあるが、コンデンサC131の充電に伴ってゲート電位が上昇するとFETQ131はオン状態に遷移する。FETQ131がオン状態に遷移すると、図10に示した温度センサ121のアノード側のノードN51が引き下げられるので、高温状態と同じ条件となって過熱遮断用FETQSがオン状態に遷移して、サーマルFETQAを遮断する。

【0065】また、図2のノードN53,71に図4に 示す過熱遮断促進回路106を接続して、サーマルFE TQAの遮断を速めるようにしてもよい。即ち、過不完 全短絡の場合には、サーマルFETQAのオン/オフ制 御を繰り返し行って、サーマルFETQAの周期的な発 熱作用によって過熱遮断を機能させた場合には、過熱遮 断までの時間が相対的に長くなることが考えられる。こ のような場合は過熱遮断促進回路(過熱遮断促進手段) 106によってサーマルFETQAの遮断を速めるよう にすればよい。

【0066】図4に示すように過熱遮断促進回路106 は、FETQ221、ダイオードD221、抵抗R22 1~R223およびコンデンサC221を備えて構成さ れている。過電流制御に入り、サーマルFETQAのゲ ート電位が周期的に "H" レベルになる度にコンデンサ C221は抵抗R221および逆流阻止用ダイオードD 221を介して充電される。FETQ221のゲート電 位は最初はしきい値以下なのでオフ状態にあるが、コン デンサ C 2 2 1 の充電に伴ってゲート電位が上昇すると FETQ221はオン状態に遷移する。抵抗R221を 20 介してノードN62に位置する端子TG(サーマルFE TQAの真のゲート)から接地電位(GND)に電流が 流れ、端子TG (ノードN62) に蓄積される電荷量が 減少する。このため、同じドレイン電流Ipに対しても ドレイン-ソース間電圧VDSAが大きくなり、サーマル FETQAの電力消費が増大して過熱遮断が早まること となる。なお、抵抗R221が小さいほど過熱遮断は早 まる。また、抵抗R223はコンデンサC221の放電 抵抗であり、R222=R223となるように設定する のが望ましい。

【0067】図5に示す突入電流マスク回路303をノ ードN52、53、71に接続しても良い。この突入電 流マスク回路303は、ノードN71に接続されたFE TQ311, Q312、ノードN53に接続されたダイ オードD311、ノードN52に接続された抵抗R31 3、コンデンサC311及び抵抗R311、R312を 備えて構成されている。この突入電流マスク回路303 において、サーマルFETQAがオン状態に遷移する と、ゲートーソース間電圧VGSAがダイオードD311 および抵抗R312を介してFETQ312のゲートに 40 供給され、また同じくゲートーソース間電圧VGSAがダ イオードD311および抵抗R311を介してFETQ 311のゲートに供給される。FETQ312のゲート はコンデンサC311を介してサーマルFETQAのソ ースSA(ノードN52)に接続されており、サーマル FETQAがオン状態に遷移した直後はコンデンサC3 11が未充電であるため、FETQ312のゲート電位 が十分に上がらずFETQ312はオン状態に遷移でき ない。また、FETQ311はFETQ312がオフ状 態にある間はオン状態にあり、コンパレータCMP1の 50 単、且つ正確に検出できる。

22

+端子 (ノードN71) に供給される分圧点をサーマル FETQAのソースSA (ノードN52) に結合させ る。そのため、コンパレータCMP1の出力は"H"レ ベルに保たれて、大きな突入電流が流れてもサーマルF ETQAはオフ状態に遷移しないことになる。

【0068】時間の経過により、コンデンサC311は 抵抗R312を介して充電されていき、ついにはFET Q3.12がオン状態に遷移する。これに伴ってFETQ 311がオフ状態に遷移した上記マスク状態が終了し て、過電流検出制御が機能することとなる。なお抵抗R 313はサーマルFETQAがオフ状態に遷移した後、 コンデンサC311をリセットするための放電抵抗であ る。R312二R313となるように設定してマスク時 間に影響しないようにするのが望ましい。また、マスク 時間はR312×C311の時定数で決定されるので、 1チップ化する場合には外付けのコンデンサC311の 容量値を任意に変更することにより、マスク時間の調整 が可能となる。

【0069】本発明の第2の実施の形態に係る電流振動 型遮断機能付きスイッチング・デバイスの負荷102を オンさせると、安定状態の数倍から数十倍の突入電流が 流れる。その突入電流が流れる期間は負荷102の種類 や容量(大きさ)によって異なり、だいたい3msecから 20msecである。この突入電流が流れる期間に、第2の 実施の形態で説明したような過電流制御が行われると、 負荷102が定常状態に至るまでに時間を要してしま い、ライトの点灯が遅れるなどの負荷自身の応答が悪く なる場合がある。図5に示す突入電流マスク回路303 を図2の構成に付加することによってこのような問題を 解消することが出来る。

【0070】このように、本発明はここでは記載してい ない様々な実施の形態等を含むことは勿論である。した がって、本発明の技術的範囲は上記の説明から妥当な特 許請求の範囲に係る発明特定事項によってのみ定められ るものである。

[0071]

【発明の効果】以上説明したように、本発明のカレント ミラー回路によれば、第1の半導体素子の第2の主電極 の電位と、第2の半導体素子の第2の主電極の電位とを 等しくして、理想的な回路動作が実現出来る。

【0072】また、本発明の電流センサによれば、第1 の半導体素子の第2の主電極の電位と、第2の半導体素 子の第2の主電極の電位とを等しくして、理想的なカレ ントミラー回路としての動作が実現出来るので極めて正 確な電流測定が可能となる。

【0073】また、本発明のスイッチング回路によれ ば、従来のシャント抵抗を不要として、完全短絡による 過電流のみならず、ある程度の短絡抵抗を持つ不完全短 絡などのレアショートが発生した場合の異常電流をも簡

【0074】更に、本発明のスイッチングデバイスによ れば、従来のシャント抵抗を不要として装置の熱損失を 抑え、また、完全短絡による過電流のみならず、ある程 度の短絡抵抗を持つ不完全短絡などのレアショートが発 生した場合の異常電流をも簡単、且つ正確に検出でき る。特に主デバイスとなる半導体スイッチの制御回路部 を同一半導体基板上にモノリシックに集積化した場合 は、マイコンも不要であるため、チップ面積を縮小でき るとともに、装置コストを大幅に削減することができ

【図面の簡単な説明】

【図1】本発明の第1の実施形態に係る電流センサの回 路構成図である。

【図2】本発明の第2の実施の形態に係る電流振動型遮 断機能付きスイッチング・デバイスの回路構成図であ

【図3】本発明の他の実施の形態に係る電流振動型遮断 機能付きスイッチング・デバイスに用いるオン/オフ回 数積算回路の回路構成図である。

遮断機能付きスイッチング・デバイスに用いる過熱遮断 促進回路の回路構成図である。

【図5】本発明の更に他の実施の形態に係る電流振動型 遮断機能付きスイッチング・デバイスに用いる突入電流 マスク回路の回路構成図である。

【図6】本発明の第2の実施の形態に係る電流振動型遮 断機能付きスイッチング・デバイスが利用する原理を説 明する説明図であり、オフ状態からオン状態への遷移時 のドレインーソース間電圧の立ち下がり特性の説明図で ある。

【図7】本発明の第2の実施の形態に係る電流振動型遮 断機能付きスイッチング・デバイスの主デバイス (第1 の半導体素子) に着目した概念的等価回路図である。

【図8】図8 (a) は、本発明の第2の実施の形態に係 る電流振動型遮断機能付きスイッチング・デバイスにお ける、主デバイス (第1の半導体素子) のドレイン電流 T1, T2, T3, T11~T18 入出力端子 の過渡応答特性を、図8(b)は、対応するドレイン-

24

ソース間電圧の過渡応答特性を示す説明図である。

【図9】従来の半導体スイッチの回路構成図である。

【図10】サーマルFETの回路構成図である。

【図11】従来のカレントミラー方式の電源供給制御装 置の回路構成図である。

【符号の説明】

101 電源

102 負荷

106 過熱遮断促進回路(過熱遮断促進手段)

110 半導体チップ

111 駆動回路(制御手段)

301 過電流検出部

302 電流Enable部

303 突入電流マスク回路 (禁止手段)

304 オン/オフ回数積算回路(回数制御手段9

305 チャージポンプ部

306 遮断ラッチ回路

C131, C221, C311 コンデンサ

CMP1, CMP401 比較器

【図4】本発明の更に他の実施の形態に係る電流振動型 20 D1, D131, D132, D221, D311 ダイ オード

QA, QF サーマルFET (第1の半導体素子)

OB FET (第2の半導体スイッチ)

QC FET (第3の半導体スイッチ)

Q93 第1の半導体素子

Q94 第2の半導体素子

Q95 pnp型BJT

Q131, Q221, Q311, Q312 MOSFE T

30 RG 内部抵抗

R1, R2, R5, R131~R133, R221~R

223, R311~R313, R331, R412, R


413 抵抗


Rr1 第1の基準抵抗


R r 2 基準抵抗 (第2の基準抵抗)


ZD1 ツェナーダイオード


【図9】
















【図8】



【図11】



フロントページの続き

Fターム(参考) 5H420 BB12 CC02 DD02 EA14 EA39

EB37 FF04 FF14 FF21 LL05

LL07

5J055 AX02 AX11 AX12 AX37 AX44

AX47 BX16 CX28 DX08 DX09

DX13 DX14 DX22 DX53 DX54

DX73 DX83 EX04 EX11 EX23

EY01 EY05 EY10 EY12 EY13

EY17 EY21 EZ04 EZ10 EZ31

EZ55 EZ57 EZ61 FX04 FX06

FX32 GX01 GX06